系统复位问题

• 数字内部要可选屏蔽POR功能（然后用随机数计数器产生复位）
• apr前面模拟加5us滤波(VDD-VSSD)
• 数字接收也要有deglitch，32K时钟采2拍？
• por/rstpin都是模拟滤波+数字滤波

数字域的电源和地必须要成对出现（VDD-VSSD）

• 如果有VDDI/VSSD的应用场景，需要单独加power clamp
• VSSD和VSSA要严格隔离，不能混用
• Analog-Digital（低压-中压）交界处不要有CDM管
• Analog-Digital(低压-低压）交界处需要添加CDM管，并且至少要有一个公共端
• MIPI/PLL/OSC在模块内部添加VSSD-HS_VSS的二极管（单层二极管，不能是2层）
• 数字信号走长线1000um就要加CDM管，长线都是buffer带CDM管
• CDM管的尺寸W/L=2um/minimal
• 数字apr的入口必须有CDM管，（对于低速数模接口，可以考虑串一个电阻）
• Source/AFE部分的VDD/VSSD区域（内部）也要有power clamp钳位，结构为rc trigger类型
• 偏远的VDD/VSSD区域（内部）也要有power clamp钳位

Source/AFE pad处的ESD问题

• 切换衬底的热阱不能全芯片通拉，要分块
• VSUB_H/VSUB_L要有对应的power clamp钳位两者之间的电压
• VSUB_H/VSUB_L要有对应的power clamp对gnd（内部地）钳位
• source和afe有2个gnd：diode的esd gnd和内部的gnd。不能混用
• 从热阱向内看的地方（产生VSUB_H/VSUB_L的反相器），接地的管子入口需要加上电阻，电阻>200 Ohm

Latchup rule

• 地对地的钳位二极管dnw要用IOVCC
• 高压管附近（200um?)的负压power clamp不能有VSSD/VSN的DNW，GGNMOS可以随便接DNW
• 高压NMOS管，Source和Sub不一样（VGH/VSP），最为危险，上电的时候二极管存在倒灌电流，最容易引起latchchup。

关于是否用esd画法

• 低压带trigger的power clamp，不用esd画法
• 低压ggmos，需要使用esd画法
• 中压带trigger的power clamp，需要用esd画法
• 中压ggmos，需要使用esd画法

内部加powerclamp

目的：钳位。包括afe/source/dig的内部，也可以加powerclamp，钳位内部电压，压差不要太大。尤其是vdd/vssd。