ESD相关知识 - minichao9901/technology GitHub Wiki

  1. HBM: discharge to device, CDM: discharge from device
  2. 典型HBM波形：上升时间2-10ns，峰值电流0.67A/kV，典型标准4kV
  3. CDM：放电持续时间<1ns，峰值电流几十A，典型标准500V
  4. ESD损坏测试方法：1）绝对漏电流>1uA，用VDDx1.5测 2）相对I-V曲线偏移量>20% 3）功能测试
  5. 测试设备：InGaAs, thermal测亮点（正常工作），Obrich测短路(2个pin，可以测10uA量级，不工作）
  6. snapback device: nmos/scr, non-snapback device: pmos/diode
  7. snapback device有3个重要工作点：trigger point, hold point, failure point。Vtrigger<耐压（否则击穿）， Vhold>Vdd（否则latchup）。 这就是ESD设计窗口。
  8. nexchip 90nm平台的metal厚度和Jmax如下
    Mn: 2.6kA, 0.23欧/sqr, Jmax=1.78mA/um
    TM: 10kA, 0.04欧/sqr, Jmax=14.36mA/um
    这里的Jmax是DC值，换成ESD事件的AC值，基本可以乘以100倍
  9. ESD-implant：一种是消除LDD结构，一种是制造n+/p+界面保护LDD结构。需要额外Mask。
  10. SAB：防止电流在表面流动，强迫往下面走。SAB: self-aligned block, RPO: resist protection oxide
  11. Gate-trigger一方面可以帮助大尺寸功率管均匀触发，另一方面可以降低GGNMOS的Vt1，更快的响应ESD事件
  12. 系统级ESD：330ohm+150pF。电流非常大。
  13. 对于TDDI，地不理想。重点关注电源/地之间的压差是否会损坏器件。重点保护低压器件。
  14. ILB:客户打排线引脚，考验单个PAD的ESD性能。对于OLB：重点考验系统级ESD的能力。
  15. 硬件设计技巧：背光接地（尖角放电），fpc/面板的绑定区域加导电胶布并接地，fpc layout注意esd防护
  16. 屏幕朝下esd更恶劣，大量esd能量进入屏内
  17. 像mipi/pll这种lv-lv的换地，要非常讲究。建议1）数模接口附件加一些powercut diode（单级的）2）建议采用如下方式 2024 01 05_17 37 32