AFE

• 运放的匹配
• 关键管子上面有没有走线
• 比较器的画法对称，环境对称，时钟对它的干扰
• VSUB_H/L的ESD画法，走线宽度，包括VSSA的走线宽度
• CA/INT上面的走线，有没有翻转的线
• SADC电阻上方的走线，是否铺满了(匹配)
• SX走线宽度，长度，上面有没有其它线盖着，旁边有没有其它的线。距离要拉开。
• 通拉线的屏蔽，顺序。通拉线有没有经过敏感区域。
• 电源线是否有主干？主干是否清晰？宽度是否够？
• 核心管子（比如adc的比较器，ca的运放），周围的well间距要足够大，>1um以上

LDO

• 运放匹配
• 分压电阻上面走线是否干净
• 运放部分和功率管部分的VSP是不同的
• 反馈线要从数字压降最大的地方拉
• 功率管部分的画法(S/D)
• 电源主干(运放部分VDDI=3u, VSSA=3u)

AFE评审

CA

• 整体布局
• 看OP(匹配，关键管子上方是否有走线)
• 看时钟线(p1,p2等等），看看时钟线走过的地方，周围是否有模拟线。如果有要做屏蔽。
• 看信号流上的模拟线，看信号流的线是否紧凑，畅通，周围没有时钟线。是否有屏蔽？
• 看vref_tp/vcg_tp/vdac等模拟线（有电流的）：线宽要0.4um以上，不能最小。周围不能有时钟线。电流路径畅通，不能有反着的。
• 看电容的布局和连线：走线对称性如何？是否走线美观。

INT

• 整体布局
• 看OP(匹配，关键管子上方是否有走线)
• 看时钟线(p1,p2等等），看看时钟线走过的地方，周围是否有模拟线。如果有要做屏蔽。
• 看信号流上的模拟线，看信号流的线是否紧凑，畅通，周围没有时钟线。是否有屏蔽？
• 看电容的布局和连线。积分器的电容极为关键，要分析一下，寄生电容是否会影响电容比值（2个端口不能并行走）？
• 电容下方是否用M3做了大片屏蔽。