driver工艺分析

关于driver工艺的衬底特点分析：
1）管子都是做在dnw里面。版图层次上只有lpw（做nmos管），非lpw的地方就是lnw（做pmos管），两者是取反的关系。
2）pmos管衬底是lnw，跟dnw直接相连。因此pmos自衬底需要一个独立的dnw，非常费面积，代价大。
3）nmos管衬底就是lpw，因此nmos自衬底只需要一个独立的lpw，不太费面积，代价小。
4）以上是与传统的logic工艺所不一样的。
5）非pmos和非nmos的空白区域，底下是什么？答：是STI区域，底下是lnw，底下连接dnw。因此lnw是大片大片的区域。在空白区域加隔离环，其实就是加ntap，连接lnw（也连接dnw）。这个ntap其实和pmos管的衬底环是一个东西，因为底下都是lnw。
6）注意，在dnw的周围一圈环是不同的，它是ntap+hvnw，由hvnw连接dnw。hvnw用来隔离dnw与周围的psub（接vgl）区域。
7）中压dnw与低压dnw区域需要一定宽度的距离。
8）对于hvmos管，是psub工艺：因此hvnmos直接做在psub上（衬底只能是vgl，没法自衬底），hvpmos做在dnw里面。因此自衬底的hvpmos需要一个独立的dnw。
对于mv/lvmos管，是nsub工艺(dnw）：因此pmos直接做在nsub上（下面连dnw），nmos做在lpw里面。因此自衬底的pmos需要一个独立的dnw。
这样子看，pmos无论hv/mv/lv，自衬底都需要一个独立的dnw。代价是非常大的。

ESD Rule

1. 高压Diode的P+和N+间距， 长相邻侧取值4.5um，短相邻侧取值>6um。Design rule中相邻p环到n+最低2u， n环到p+最低2.1u
2. MV/LV Device的HVNW的N+到HVPW Guard Ring的P+的SPACE取值>6um (Design rule 2.5u)
3. 承接第2条， HVNW的N+和HVPW的P+的width>1um (与Design rule相同) ;
4. 承接第2条，HVNW应独立Power Line，接MV的最高电位VH ;
5. 当MOSFET的Source或Drain端都接PAD时，该MOSFET的LAYOUT应该遵循ESD Rule;
6. 对于二级保护的MOSFET，请注意其余Guard Ring的Space以及Guard Ring的Width是否也符合ESD Rule，根据设计者可以适当小一点;
7. 对于HV ESD Device，增加SAB，一级保护要求5um ;

8. MV/LV的ESD MOS的Drain到Bulk的Space>2um;
9. Seal Ring连接到最低电位VGL;
10. Seal Ring增加HVOX层，即使Seal Ring为高压区域;
11. 需要遵循ESD Rule的大MOS的Finger应为偶数个;
12. ESD Cell的Contact应均匀成菱形分布，菱形的锐角为45°，直接打最密的孔;
13. ESD Cell的Contact和Via12 (连接Metal 1和Metal 2的Via) 不能重叠;
14. 当Cell应符合ESD Rule时，其Contact的Space取最小值;
15. 对于Bulk floating的MOSFET，一定要有Guard Ring环绕;

16. 当MOS的Finger Width>50um，其Source和Drain的Metal 2应采用1-2-1的连接方法;
17. 对于Finger数目较多的MOSFET应在中间加插pick-up， 一般每8-12个Finger (每240um) 插入一条pick-up;
18. ESD的MOS需要打两排孔;
19. MV/LV MOS的SAB，横向2u，纵向Drain 1.5u，纵向Source 1u。SAB的有效长度是看SAB和AA的重叠区域。
20. 对于ESD Cell，其电源线应尽可能的宽，任何一层metal的覆盖率应达到70%以上;
21. ESD电源线要单独走，不能和内部共用。从PAD单独拉线，或者从有PAD的Power Clamp处拉线。
22. Seal Ring到内部电路的Space可以去6um;
23. 带trigger的Power Clamp，反相器不用SAB，版图上用电阻把p、n隔开;

24）严禁在ESD Power Line之间加MOS电容、PIP电容或MIM电容;
25）严禁在离电源PAD 200um的范围加相关电源之间的MOS电容、PIP电容或Mi电容，如一定要加的话，则应加一电阻串联。距离电源PAD > 200um的范围可以加相关电源之间的MOS电容、PIP电容或MIM电
26）高压ESD的MOSFET的L取值: 对称管L>3um ，非对称管L> 2.5umn;
27）同时具备PMOS和NMOS保护的Pin，应让NMOS与Pad的连线短些，PMOS和NMOS中间要用两层环防止latch up;
28）每个Finger的边缘应该倒角
29）MV/LV 二极管主要看周长，200-300um比较合适，多finger可以有效增加周长， 最小宽度3u。具体画法: 长 边1u，短边1.5u，环2u，pn间隔5-6u。注意倒角。
30）二极管不要用细长条（容易坏），建议长宽比不超过1.5倍。
31) 从PAD到ESD器件的连线上，任意一层Via需要大于180个。