参考

https://zhuanlan.zhihu.com/p/267137560

A

1. DFT逻辑通常包含SCAN、Boundary SCAN、各类BIST、各类Function Test Mode以及一些Debug Mode。

2. 芯片通常会准备若干种TestMode功能，通过配置管脚使芯片进入指定的测试状态，从而完成各个类型的测试。

3. 对于SCAN和Boundary SCAN，需要插入ScanChain，根据芯片规模、Timing、SCAN覆盖率等参数，DFT工程师需要决定插入ScanChain的长短和数目。然后使用ATPG自动生成SCAN测试向量，覆盖率决定了测试向量的长短。为了节约成本还要对ScanChain进行压缩。然后再进行功能仿真和SDF仿真，保证功能和Timing满足要求。ATPG可输出4. WGL或STIL格式文件供Tester使用。细节还有很多，这里不再展开叙述了。

4. BIST（Built-In SelfTest）逻辑。这些自测逻辑完成对ROM/RAM/Flash等功能的测试。

5. Function Test Mode。一些专门的功能测试需要增加硬件逻辑，例如ADC/DAC/时钟等

B

1. 制作ProbeCard以及Test Program。ProbeCard包括探针和芯片外围电路。针卡还需要确定同测数（Site）。增加同测数可以节约测试机时成本，但是受限于测试机台资源，同测数有上限，例如32/16/8/4。

2. ProbeCard有公板和专板两种。顾名思义，公板是公用板，专板是专用板。公板是在已有的板子上通过飞线等方式组成芯片外围电路，制作成本低，制作周期短，适用于对测试规格要求不高的CP测试。专板是为自家芯片专门制作的板子，适用于对外围电路要求高，测试规格精密的芯片，设计和制作成本高，周期长。

3. ProbeCard上的探针材料和探针数也影响成本。各种材料的探针各有特点，价钱也不同，这里不再展开。减少探针数量也能降低成本。在资源允许的条件下要尽可能的增加同测数，多Site同测可以减少测试时间成本。

4. 关于同测数与touchdown: 比如wafer上有10000颗die，同测数100就是同时进行100颗die测试，那么一次touchdown就是测试1个同测数的die，10000颗die需要100次touchdown的时间测完。上面是理论上的，实际上晶圆是圆形的，很多时候测试边缘的die的touchdown没有都扎到die，所以会需要更多的touchdown次数。