8_SDR 3 DDC DUC の製作 - ji1udd/SDR-3 GitHub Wiki

#SDR-3 DDC-DUC の製作

DDC-DCU基板の組立

  • 基板回路図

  • 基板部品表

  • 全体回路図

  • Silicon Labs製のオシレータは購入時に 73.728MHz にプログラミングしてもらう必要があります。

  • FPGA MAX10 として 規模の大きい 10M40と10M50 は使用できません。これらはピン配置が異なります。つまり大は小を兼ねません。10M25までは使えるハズですが、使用実績があるのは今のところ 10M16 のみです。

  • RFローパスフィルタのインダクタは必ず指定の部品を使用します。LPF特性に大きく影響するためです。

  • 基板シルクに1箇所ミスがあります。LPFの C62と C70 のシルクが逆になっています。回路図と基板を確認しながら部品を実装してください。

  • 3.3V LDO のピン間隔が、基板パターンと少し合っていないので LDOのピン間隔を少し調整して基板パターンと合わせてください。

  • FPGA MAX10 の 1ピン向きに注意して下さい。1ピンマークは小さいドットです。

  • SDR-3D基板と接続するコネクタのI2C信号のピン配置に注意してください。当方のSDR-3D基板はSDAとSCLを入れ替える改造が施してあり、これを前提としたコネクタピン配置になっています。FPGAのピン定義を修正すればこの基板改造は不要にできますが、ピン定義を修正したFPGAファームウェアは当方に検証環境がないため、ご用意できかねます。

  • 部品が隣接している箇所は半田付けする部品の順番を考えないと半田付けが難しくなる場合があります。

  • GNDに接続する半田付け箇所は熱が逃げてテンプラになりやすいので注意してください。

MAX10 ファームウェア(gateware)

  • オープンソースの Hermes Lite ver1 のファームウェアをベースに作成しました。
  • 本github の gateware_ddc-duc フォルダ下に置いてあります。
  • Quartus Programmer と USB-Blaster(or相当品) を使用して gateware_ddc-duc/rtl/build の Hermes_Lite_12CVA9.pof を MAX10に書き込んでください。
  • Verilogソースコードをコンパイルする場合は、Quartus で gateware_ddc-duc/rtl の Hermes_Lite.qpf を開きます。Processingメニューから Start Compilationを選べばコンパイルが実行でき、.pofファイルが生成されます。Verilog-HDL言語やQuartusの使い方については別途学習ください。
  • DDC/DUC基板上のLED機能は次の通りです。
  • LED4: ハートビート(通電中、常時点滅)
  • LED3: 送信時に点灯、受信時に消灯
  • LED2: ADC入力が飽和しているときに点灯 (対処としてはRxGainを下げる)
  • LED1: ADC入力が飽和に近い適度に大きいレベルのときに点灯

STM32F405 ファームウェア Ver1.0

  • トランジスタ技術 2018年9月号 付録DVD に対する 差分となります。

  • パッチプログラム(.exe) が 本github の firmware_ddc-duc ファルダ下に置いてあります。

  • パッチ作業手順書はこちら

  • 当方の好みによりユーザーインタフェースが変更になっています。

  • モード選択(SSB,AM,CW)、フィルタ選択(HPF/LPF)、スペアナスパン選択(3kHz,6kHz,48kHz)は、設定メニューに入らなくてもSWでダイレクトに選択できるようにしました。

  • settingメニューで TESETSGをOFFにすると、SW4で SW1～SW8の機能が切り替わります。SW1～SW8が、現在どの機能になっているかわかるようにLCDに表示しました。TESTSGがONの場合、SW1～SW8はオリジナルと同じ機能となります。（ただし、回路構成上、受信中のTESTSGは使えません)

  • フィルタ選択は、CWモード時は、HPF-LPFが、(Wide) 300-900Hz → 400-800Hz → (Narrow) 500-700Hz と巡回して選択でき、SSBモード時は、(Wide) 50-3kHz → 50-2.6kHz → (Narrow) 50-2.2kHz と選択できます。これら以外の組み合わせにしたい場合は従来通りメニューから設定でき、chメモリに保存できます。

  • スペアナスパンは、48kHzが追加され、48kHz→6kHz→3kHz と巡回して選択できます。

  • ロータリーエンコーダの機能選択については Waterfall関連の設定を除いて、時間経過によりデフォルト機能に戻らないようにしました。現在どの機能になっているかわかるようにLCDに表示しました。

  • ロータリーエンコーダを周波数ステップの選択機能から通常のチューニングダイヤルの機能に戻したい場合は、エンコーダSWを3回押さなくても1回押せば時間経過によりチューニングダイヤル機能に戻ることができます。

  • 周波数ステップは周波数表示に下線で表示するようにしました。

  • CWモードでJack(Mic)のPTTをオンにした時に連続キャリアが出るようにしました（外部アンテナチューナの調整用を意図）。

  • Xtal filter や BPF の特性を測定する機能は回路構成上不可のため削除しました。SW1の長押しで Tranceiver 画面と setting 画面 との間を直接行き来します。

チューニング操作性の改善 (2020/10/17)

  • 周波数ステップの変更を併用しながら、チューニング操作をするのは煩わしいのでチューニング操作におけるアクセラレーション機能の改善を図りました。
  • Settingメニューでチューニングツマミを早回しした時のアクセラレーションレベルを 0から7までの8通りの中から選択できます。
  • RE1 ロータリーエンコーダのクリック外し改造が必要です。 中国製エンコーダ改造手順書
  • RE1 ロータリーエンコーダ出力をGPIOで読み取るため SDR-3D基板の改造が必要です。エンコーダGPIO読取改造手順書
  • RE2 ロータリーエンコーダについは変更ありません（エンコーダの改造も不要）。
  • STM32F405ファームウェア 改版 Ver1.1：トランジスタ技術 2018年9月号 付録DVD に対する差分のパッチプログラムが、firmware_ddc-duc/Patch/201017_v11 ファルダ下に置いてあります。
Add a custom footer
⚠️ **GitHub.com Fallback** ⚠️