7_SDR 3 をDDC DUC化 - ji1udd/SDR-3 GitHub Wiki

• 回路図
• 部品表

• Hermes-Lite プロジェクト の成果(回路,firmware)を活用しています。Hermes-Lite2基板をそのまま流用する(FPGAのfirmwareは入れ替えて)ことも考えましたが、現在の筐体にコンパクトに収めたかったので新規に基板を作りました。
• AD9866 は 受信用のRFアンプとADC、送信用のDACを内蔵しています。
• FPGAには MAX10 10M16SAE144C8G を使用しています。ロジック回路規模的に 1サイズ下の 10M08 だとほとんど余裕がなかったので、リスク回避のため 高くつきますが 10M16を使いました。
• AD9866 と FPGAは、初代Hermes-Liteと同じ73.728MHzで動作させています。HFオールバンドをカバーします。
• FPGAで周波数変換とダウンサンプリング、アップサンプリングを行っています。初代Hermes-LiteのFPGA firmwareを修正して作りました。
• 送受信データ(IQ信号)は STM32マイコン と FPGA との間を I2S 48ksps で接続しています。(これでスペクトラム表示幅も48kHzまで広げられるはず）
• STM32F405は 2系統の I2S インタフェース(I2S2とI2S3)を持っており、FPGAとの接続に I2S3 を使用しています。I2S2を使用しているSDR-3D基板上のオーディオコーデックをFPGAと同期させる必要があるためI2S2のCKとWSの結線を変更しています。

• STM32マイコン から DDC/DUC基板の制御は 全て I2C で行っています。10ピンコネクタのTX, BAND信号は現在使っていません。
• 別基板の送信PA の FETは AFT05MS003 に変更して 出力5W にしました。FET変更に合わせて回路定数を見直しました。
• RFローパスフィルタはチップ部品で構成されていますが、1dB弱の通過ロスで 5Wでも使用できています。自機は新スプリアス規格を満たしてます。

• SDR-3A基板を本DDC/DUC基板で置き換えると5V電源の消費電流が増加します。このためPA基板上に搭載している 外部電源(7.4V)から5Vを作るLDOがかなり熱くなるようになってしまいました。5V LDO を DC-DCコンバータに変更することを検討中です。
  → DC-DC搭載しました。
• AD9866、3.3V LDO も熱くなるのでクールスタッフ等での放熱を検討中です。
• OPA2677の出力は 約17dBm(@50Ω)です。本基板上のローパスフィルタは使用せずに別途の手持ちパワーアンプやローパスフィルタを活用する使い方も考えられます。