Special recommendations for Cortex M7 (STM32F7 series) - harkjael/Embedded-Dev GitHub Wiki

Cortexยฎ-M7์€ ์ผ๋ฐ˜ ๋ฉ”๋ชจ๋ฆฌ ์˜์—ญ์— ๋Œ€ํ•œ ์ถ”๋ก ์ (speculative) ์ฝ๊ธฐ ์•ก์„ธ์Šค๋ฅผ ์ˆ˜ํ–‰

์ด๋Ÿฌํ•œ ์ถ”๋ก ์  ์ฝ๊ธฐ ์•ก์„ธ์Šค๋Š” SDRAM ๋˜๋Š” Quad-SPI์™€ ๊ฐ™์€ ์™ธ๋ถ€ ๋ฉ”๋ชจ๋ฆฌ์—์„œ ์ˆ˜ํ–‰ ๋  ๋•Œ ๋†’์€ ๋Œ€๊ธฐ ์‹œ๊ฐ„ ๋˜๋Š” ์‹œ์Šคํ…œ ์˜ค๋ฅ˜๋ฅผ ์œ ๋ฐœํ•  ์ˆ˜ ์žˆ๋‹ค.

Cortex-M7 CPU embeds an L1-Cache

๋ถ€์ ์ ˆํ•œ ์บ์‹œ ์„ค์ •์œผ๋กœ ์ธํ•ด ์ผ๋ถ€ ๊ทธ๋ž˜ํ”ฝ ๋ฌธ์ œ๊ฐ€ ๋ฐœ์ƒํ•  ์ˆ˜ ์žˆ๋‹ค. ์บ์‹œ ์œ ์ง€ ๊ด€๋ฆฌ๊ฐ€ ์ œ๋Œ€๋กœ ์ˆ˜ํ–‰๋˜์ง€ ์•Š์œผ๋ฉด ๊ทธ๋ž˜ํ”ฝ์ด ์ œ๋Œ€๋กœ ํ‘œ์‹œ๋˜์ง€ ์•Š์„ ์ˆ˜ ์žˆ์–ด ๊ทธ๋ž˜ํ”ฝ ์„ฑ๋Šฅ์— ์˜ํ–ฅ์„ ์ค„ ์ˆ˜ ์žˆ๋‹ค.

Disable FMC bank1 if not used

Configure the memory protection unit (MPU)

MPU attributes configuration