• Implementar modelo de diagramas de estado
• Crear interfaz entre modelo de Diagramas de Estado y modelo de JFLAP
• Encontrar clases que se encargan de la creación de subcircuitos
• Testear y documentar modelo lógico de diagrama
• Crear registros de n bits de forma automática
• Inserción automática de tablas

• Se implementó una interfaz entre el modelo reducido obtenido de JFLAP y el modelo de Diagrama de Estados implementado desde cero. De esta manera, al presionar el botón verde generate, se crea un StateDiagram (modelo implementado) equivalente al diagrama dibujado con JFLAP.

• Se verifican algunas condiciones de correctitud del diagrama de estados. En caso de que el diagrama dibujado no cumpla alguna de estas condiciones, aparece un pop up informando de la condición que no se cumple y cómo arreglarla en el diagrama al presionar el botón generate. Las condiciones verificadas son largo de inputs consistente y largo de outputs consistente.

• Se logró crear y modificar automáticamente una tabla de circuito combinacional.

• Se identificaron las clases de Logisim encargadas de agregar elementos al canvas y al circuito, esto se utilizará próximamente para dibujar el registro de n bits.

• Dibujar registro de n bits junto con la parte combinacional del circuito y trazar los cables correspondientes entre ambos componentes.

• Implementar la verificación de las condiciones de correctitud del diagrama de estados que faltan: completitud de transiciones (que las transiciones de salida de un estado cubran todas las posibles combinaciones de valores de variables de entrada) y conexidad.

• Generar archivos XML a partir de los diagramas dibujados. Así se podrán guardar y editar diagramas de estado.

• Testear y Documentar Modelo Lógico de Diagrama https://github.com/franciscaconcha/ProyectoLogisim/issues/19

• Encontrar clases que se encargan de la creación de subcircuitos https://github.com/franciscaconcha/ProyectoLogisim/issues/25

• Crear interfaz entre modelo de Diagramas de Estados y modelo de JFLAP https://github.com/franciscaconcha/ProyectoLogisim/issues/26

• Agregar interfaz entre GUI reducida JFLAP y generador del circuito en LOGISIM https://github.com/franciscaconcha/ProyectoLogisim/issues/41

• Inserción Automática en Tablas https://github.com/franciscaconcha/ProyectoLogisim/issues/14

• Diagram checker https://github.com/franciscaconcha/ProyectoLogisim/issues/46

• Generar archivo XML a partir de JFLAP https://github.com/franciscaconcha/ProyectoLogisim/issues/53

• Obtener la referencia a un circuito para modificarlo https://github.com/franciscaconcha/ProyectoLogisim/issues/54

[Volver a Menú Presentación 2] (https://github.com/franciscaconcha/ProyectoLogisim/wiki/Presentaci%C3%B3n-2)