差動信号 - Shinichi0713/hard-ware GitHub Wiki
音や画像などの情報をfromation.co.jp/archives/18480">電気信号に変えて伝える際に、重要な役割を果たしています。
作動信号は2つの電圧の違いを使って情報を伝える伝送方式です。 1つの信号はプラス、もう1つはマイナスのように互いに対立した形で電気信号を送ります。 これによりノイズを減らすことができて、正確にデータを送ることが出来るようになります。
2つの信号線を用意します。これを「差動ペア」と呼びます。
一方の支号線が高い電圧を持っている時に、もう片方が低い電圧を持っているとする。 これによりどちらか一方の電圧が変化すると、もう片方も反対の変化を行う。
周囲のノイズが情報でくるってしまうリスクを減らすことが出来る。 なぜなら、同じノイズを高い方、低い方が両方浴びてるので。
長距離での通信や、高速でのデータ伝送が求められる場合、差動信号はとても効果的です。
利点 | 説明 -- | -- ノイズに強い | 周囲の電気的な干渉に影響されにくい データのfromation.co.jp/archives/6951">正確性 | 誤りが少なく、高速なデータ通信が可能 長距離通信 | 遠くまで信号を劣化させずに送ることができるFPGAの差動信号（プラス：p、マイナス：n）は、主に以下のような状況や目的で用いるべきです。
- 理由：差動信号は、2本の信号線の電圧差で情報を伝えるため、外部からのノイズが両方の線に同じように加わった場合、その差分は変わらずノイズの影響を受けにくいです（コモンモードノイズ耐性）。
- 用途例：長距離配線や、ノイズの多い環境（産業機器、医療機器など）。
- 理由：シングルエンド信号（1本線）よりも、差動信号の方が高周波での信号品質（立ち上がり/立ち下がり、ジッタ、クロストーク）が良くなります。
- 用途例：クロック信号、データバス（LVDS, CML, TMDS, MIPI等）、ギガビットイーサネット、PCI Express、USB3.0、SATAなど。
- 理由：基板間やコネクタをまたぐ長い配線では、外来ノイズや減衰の影響が大きくなるため、差動信号が有効です。
- 用途例：FPGAから外部モジュール（ADC, DAC, メモリ、通信モジュール等）への接続。
- 理由：クロック信号はジッタやノイズの影響を受けやすく、タイミングがずれると大きな問題になります。差動クロック（例：LVDSクロック）は、より安定した信号伝送が可能です。
- 用途例：PLL入力、外部クロック入力、SerDes（Serializer/Deserializer）用クロックなど。
- 理由：LVDSやCMLなど、差動専用I/O規格を使う必要がある場合は必然的にp/nのペア信号を使います。
差動信号（p/nペア）は、以下の条件で積極的に使うべきです：
- 高速な信号を伝送したい場合
- ノイズに強い配線が必要な場合
- 長距離・基板間配線を行う場合
- クロックなど高精度なタイミングが必要な場合
- 規格やデバイス仕様で差動が要求されている場合
逆に、短距離・低速・ノイズが少ない環境ではシングルエンド（1本）でも十分なことが多いです。
FPGAの差動信号の「プラス（p）」と「マイナス（n）」を、通常の正電源（+V）と負電源（-V）として使うことは絶対にしてはいけません。
- 差動信号のp/nは、データやクロックなどの信号を伝送するための線です。
- それぞれが「正電源」「負電源」として使うものではありません。
- FPGAのI/Oピンは、信号の入出力用であり、電源供給やグラウンドとしての使用は想定されていません。
- 電源やグラウンド用途で大きな電流を流すと、FPGA本体が破損する危険性があります。
- 差動信号は「pとnの電圧差」で情報をやりとりします。
- たとえば、LVDSの場合は、pとnの電圧差が+350mVなら「1」、-350mVなら「0」といった具合です。
- これは信号の論理レベルであり、電源電圧（VCCやVEE）とは全く異なります。
- p/nを正・負電源として使うと、FPGAのI/O絶対最大定格を超え、デバイスが破損する可能性があります。
- また、他の回路の誤動作や安全上の問題も生じます。
- 差動信号のプラス（p）とマイナス（n）は、必ず信号線としてのみ使ってください。
- 電源（正電源や負電源）が必要な場合は、FPGAの専用電源ピン（VCC, GND, VCCAなど）を使ってください。