Circuito 052-unary-iii-timer

⬅️ Prev	Navegar por los circuitos	Next ➡️

Contenido

• Ficha: Temporizador unario de 3 ciclos
• Descargas
• Descripción
• Diagrama de estados
• Cronograma
• Medición con el analizador lógico
• Recursos
• Conceptos nuevos
• Enlaces
• Autor
• Licencia

Ficha: Temporizador unario de 3 ciclos

Descargas

• Circuito Icestudio: unary-iii-timer.ice
• Ficha circuito: (SVG) (PDF) (PNG)

Descripción

Es un temporizador unario de 3 marcas, que cuenta hasta el ciclo 3, y activa la señal MAX. Se construye a partir del contador unario de 3 marcas, unary-iii, quedándose sólo con la salida del biestable derecho. El resto de biestables no están conectados hacia el exterior

Diagrama de estados

El diagrama de estado es el mismo que el de unary-iii

Cronograma

La salida del circuito unary-iii-timer es la señal MAX que se toma del biestable de más a la derecha

La señal MAX es la que se saca de B0. Es un escalón en el ciclo 3

Esta señal se pone a 1 cuando el contador a alcanzado su valor máximo. Nos está indicado en qué ciclo el bit 1 que se desplaza llega al biestable de más a la derecha, y por tanto ya no se podrá propagar más

Medición con el analizador lógico

Recursos

Recurso	Cantidad	Máximo	Descripcioin
LC	4	7680	Celdas lógicas
IO	2	256	Bloques de E/S

Conceptos nuevos

No hay conceptos nuevos en este circuito

Enlaces

• Colección iceK: Colección para Icestudio. Constantes
• Colección iceFF: Colección para Icestudio. Biestables
• Cuaderno ténico CT18 de FPGAs Libres: Fundamentos. Sistema unario

Autor

• Juan González-Gómez (Obijuan)

Licencia