unary‐ii‐wait2‐simp - Obijuan/Icestudio-Digital GitHub Wiki
Circuito 044-unary-ii-wait2-simp
⬅️ Prev | Navegar por los circuitos | Next ➡️ |
---|
Contenido
- Ficha: Contador unario de 2 marcas con espera en 0 y I. Simplificación
- Circuito real
- Diagrama de estado
- Cronograma
- Recursos
- Conceptos nuevos
- Enlaces
- Autor
- Licencia
Ficha: Contador unario de 2 marcas con espera en 0 y I. Simplificación
- Circuito Icestudio: Caso de estudio: unary-ii-wait2-simp.ice
- Ficha circuito: (SVG) (PDF) (PNG)
Descripción
Este circuito es equivalente a unary-ii-wait2. Se trata de un contador unario de 2 marcas, con cuenta manual. Para construir el circuito original se parte de unary-ii, que es un contador unario de 2 marcas. Empieza a contar desde el ciclo 0 y llega a II en el ciclo 2. A este circuito se le añaden 2 puertas AND de habilitación para introducir 2 estados de espera (wait) en los ciclos 0 y 1
A este circuito se le aplica el principio de la and transparente: and1 obteniendo la versión simplificada. Según este principio, si una puerta AND tiene una de sus entradas conectada a un bit constante (bit-1), el sintentizador la sustituye por un cable, por lo que la AND desaparece
Lo importante de esto es que NO ES UNA ELECCIÓN NUESTRA. Esta simplificación la hace el sintetizador. Por ello ambos circuitos son exactamente iguales, y consumen los mismos recursos. En la versión original se ven las 2 ANDs, para recalcar que hay 2 estados de espera. En su versión simplificada se elimina la de la izquierda, pero conservando exactamente la misma funcionalidad. Esta versión simplificada es quizás un poco menos intuitiva, y no se ve a simple vista que hay un estado de espera en el ciclo 0
En conclusión, este circuito simplificado tiene menos componentes, pero funciona igual. A partir de ahora utilizaremos siempre esta simplificación en los contadores unarios con estados de espera
Circuito real
En esta imagen se muestra gráficamente la aplicación del principio de la AND transparente en el circuito original, y cuál es el circuito resultante
Diagrama de estado
Mismo que el circuito unary-ii-wait2
Cronograma
Mismo que el circuito unary-ii-wait2
Recursos
Mismos que el circuito unary-ii-wait2
Recurso | Cantidad | Máximo | Descripcioin |
---|---|---|---|
LC | 4 | 7680 | Celdas lógicas |
IO | 5 | 256 | Bloques de E/S |
Conceptos nuevos
- No hay conceptos nuevos introducidos en este circuito. Es un ejemplo de aplicación del Principio de la AND transparente
Enlaces
- Colección iceK: Colección para Icestudio. Constantes
- Colección iceFF: Colección para Icestudio. Biestables
- Cuaderno ténico CT18 de FPGAs Libres: Fundamentos. Sistema unario
Autor
- Juan González-Gómez (Obijuan)