Microprocessors_architecture_Hardvard - Kasimashi/Systemes-embarques GitHub Wiki

Architecture de type Harvard

Elle se caractérises par l'utilisation de deux mémoires distinctes en ce qui concerne les instructions et les données. Ces mémoires sont rattachés au processeur par un bus de donnée (qui permet l'échanges unidirectionnel ou bidirectionnel des données) et un bus d'adresse (qui permet d'accéder à la mémoire : elle est directement lié à la taille de la mémoire qui contient les données).

On remarque que la mémoire lié aux instruction n'est pas modifiable ceci est un standard qui dépend de l'architecture même du processeur (cœur ARM par exemple).

Dans le schémas ci dessous il s'agit un processeur 4 bits. Qui possède 4 registres de données R0,R1,R2,R3 sur 4 bits et qui échange des données sur 4 bits.

image