SERDES

Serializer-Deserializer 串型解串器

serdes不传送时钟，但是需要参考时钟

Encoding&Decoding

演变

并行数据传输的限制 通讯同步方式

1. 时钟之间的延迟 （针对系统同步接口）
2. 数据之间的延时
3. 时钟与数据中间的延迟 （针对源时钟同步接口，clock和data之间的延迟就无所谓区分）
4. 同步开关噪声(SSN)

均衡

用来补偿信道的非理想性 --> SI

时钟数据恢复（CDR）

PLL

时钟

相位检测器(PD)

AFE (Analog Front End)

https://www.eet-china.com/mp/a63707.html

发送端均衡

FFE : 前馈均衡（Feed-Forward Equalization，FFE）

有限冲激响应(FIR)滤波器 TAP

    分为：预加重 （Pre emhpasis） 去加重  (De-emphasis)

https://www.eet-china.com/mp/a70510.html

https://patents.google.com/patent/CN111510404A/zh

http://emlab.uiuc.edu/ece546/Lect_27.pdf

接收端均衡

CTLE continuous time linear equalizer (CTLE) 连续时间线性均衡器

http://www.spisim.com/zhtw/ibis-ami-ctle%E4%BA%8C%E4%B8%89%E4%BA%8B/

https://people.engr.tamu.edu/spalermo/ecen720.html

https://www.eet-china.com/mp/a72912.html

Pre-emphasis & linear Equalization

https://www.intel.com/programmable/technical-pdfs/654771.pdf

DFE/CDR

SNR： 信噪比

判决反馈均衡器（Decision Feedback Equalier, DFE)

clock and data recovery (CDR)

如果能够根据当前码元的判决结果，将该码元的后续影响依次全部消减，就可以把当前码元ISI的影响降到最低，甚至消除。这也是DFE作用最直观的描述。

https://www.eet-china.com/mp/a77946.html#:~:text=%E5%88%A4%E5%86%B3%E5%8F%8D%E9%A6%88%E5%9D%87%E8%A1%A1%E5%99%A8%EF%BC%88Decision,%E5%8C%85%E5%90%AB%E4%B8%B2%E6%89%B0%EF%BC%8C%E5%8F%8D%E5%B0%84%E7%AD%89%E7%8E%B0%E8%B1%A1%E3%80%82

发展：

系统同步时钟，源同步时钟，

ledg

8B/10B编码

软垫，时间长会沉降

封装越小，串联寄生参数越小

Optical form factor

https://www.prooptix.com/news/transceiver-form-factors/

5-6层S

温度和频率对互连线信号完整性的影响

http://html.rhhz.net/HEBGCDXXB/html/201711080.htm

Reference

1. CDR