电平逻辑标准 - Charles-Charmless/Charles-Charmless.github.io GitHub Wiki HCSL电平 不同逻辑互联规则：电平，驱动，时延 CMOS 电平 TTL 电平 过冲比较严重，始端串22Ω电阻 20-30MHz，传输延迟5-10ns ECL 电平 射极耦合逻辑，非饱和状态，以VCC为零点 CMOS 电平 闩锁效应 ⚠️ **GitHub.com Fallback** ⚠️